Имаше ера, в която компютрите бяха с толкова мамутски размери, че за да се инсталират лесно, се изискваше пространство в стаята. Но днес те са толкова развити, че дори можем лесно да ги носим като тетрадки. Иновацията, която направи това възможно, беше концепцията за интегралните схеми. В Интегрални схеми , голям брой активни и пасивни елементи заедно с техните взаимовръзки се развиват върху малка силициева пластина обикновено с 50 на 50 мили в напречно сечение. Основните процеси, следвани за производството на такива вериги, включват епитаксиален растеж, маскирана дифузия на примеси, оксиден растеж и оксидно офорт, използвайки фотолитография за направа на модел.

Компонентите над пластината включват резистори, транзистори, диоди, кондензатори и т.н. ... Най-сложният елемент за производство над IC е транзисторите. Транзисторите са от различни видове като CMOS, BJT, FET. Ние избираме типа транзисторна технология, която да бъде внедрена върху интегрална схема, въз основа на изискванията. В тази статия нека се запознаем с концепцията за Изработка на CMOS (или) производство на транзистори като CMOS.

Изработка на CMOS

За по-малко разсейване на мощността CMOS технология се използва за изпълнение на транзистори. Ако се нуждаем от по-бърза схема, тогава транзисторите са внедрени IC използване BJT . Изработка на CMOS транзистори тъй като IC може да се направи по три различни метода.

Технологията N-кладенец / P-кладенец, където дифузията от n-тип се извършва върху субстрат от p-тип или дифузия от p-тип се извършва съответно върху субстрат от n-тип.

The Технология с двойни кладенци , където NMOS и транзистор PMOS се развиват върху пластината чрез едновременна дифузия върху епитаксиална основа за растеж, а не върху субстрат.

Процесът на силициевия изолатор, където вместо да се използва силиций като субстрат, се използва изолационен материал, за да се подобри скоростта и чувствителността към фиксиране.

Технология N- / P-well

CMOS може да се получи чрез интегриране на двете NMOS и PMOS транзистори върху същата силиконова вафла. В технологията на N-кладенец кладенец от n-тип се разпръсква върху р-тип субстрат, докато при P-кладенец е обратното.

“кой тип мултиплексиране се определя от дължината на вълната вместо от честотата ”

Стъпки за производство на CMOS

The Процес на производство на CMOS поток се провежда с помощта на двадесет основни етапа на производство, докато се произвежда по технология N-well / P-well.

Изработване на CMOS с помощта на N добре

Етап 1: Първо избираме субстрат като основа за изработка. За N-кладенец е избран P-тип силициев субстрат.

Субстрат

Стъпка 2 - Окисление: Селективната дифузия на примеси от n-тип се осъществява, като се използва SiO2 като бариера, която предпазва части от пластината срещу замърсяване на основата. SiO_двее изложен чрез процес на окисление, извършен излагане на субстрата на висококачествен кислород и водород в окислителна камера при приблизително 1000⁰° С

Окисление

Стъпка 3 - Отглеждане на фоторезист: На този етап, за да се позволи селективно ецване, SiO2 слоят се подлага на фотолитографския процес. В този процес пластината е покрита с еднороден филм от фоточувствителна емулсия.

Отглеждане на фоторезист

Стъпка 4 - Маскиране: Тази стъпка е продължение на процеса на фотолитография. В тази стъпка се прави желан модел на отвореност с помощта на шаблон. Този шаблон се използва като маска върху фоторезиста. Вече субстратът е изложен на UV лъчи фоторезистът, който се намира под откритите области на маска, се полимеризира.

Маскиране на фоторезист

Стъпка 5 - Премахване на неекспониран фоторезист: Маската се отстранява и неекспонираната област на фоторезист се разтваря чрез разработване на вафла с помощта на химикал като трихлоретилен.

Премахване на Photoresist

Стъпка 6 - Офорт: Вафлата е потопена в ецващ разтвор на флуороводородна киселина, който отстранява оксида от участъците, през които трябва да се дифузират добавки.

Офорт на SiO2

Стъпка 7 - Премахване на целия слой фоторезист: По време на процес на офорт , тези части от SiO2, които са защитени от фоторезистния слой, не са засегнати. Сега фоторезистната маска се отстранява с химически разтворител (горещ H2SO4).

Премахване на Photoresist Layer

Стъпка 8 - Образуване на N-кладенец: Примесите от n-тип се дифузират в субстрата от p-тип през изложената област, като по този начин образуват N-кладенче.

Образуване на N-кладенец

Стъпка 9 - Премахване на SiO2: Сега слой от SiO2 се отстранява чрез използване на флуороводородна киселина.

Отстраняване на SiO2

Стъпка 10 - Отлагане на полисилиций: Разминаването на портата на a CMOS транзистор ще доведе до нежелан капацитет, който може да навреди на веригата. Така че, за да се предотврати този „процес на самонастройка на затвора“ е за предпочитане, когато зоните на затвора се формират преди образуването на източника и дренажа, използвайки имплантиране на йони.

Отлагане на полисилиций

Полисиликонът се използва за формиране на портата, тъй като може да издържи на висока температура над 8000⁰c, когато една вафла е подложена на методи за отгряване за образуване на източник и отводняване. Полисилиция се отлага чрез използване Процес на химическо отлагане върху тънък слой оксид на затвора. Този тънък оксид на врата под полисилициевия слой предотвратява по-нататъшното допиране под зоната на вратата.

Стъпка 11 - Формиране на регион на портата: С изключение на двата региона, необходими за формиране на портата за NMOS и PMOS транзистори останалата част от Polysilicon се отстранява.

Образуване на регион на портите

Стъпка 12 - Процес на окисляване: Над пластината се нанася окислителен слой, който действа като щит за по-нататък дифузионни и метализационни процеси .

Процес на окисление

Стъпка 13 - Маскиране и дифузия: За направата на участъци за дифузия на примеси от n-тип с помощта на маскиращ процес се правят малки пролуки.

Маскиране

Използвайки дифузионен процес, са разработени три n + области за образуване на терминали на NMOS.

N-дифузия

Стъпка 14 - Отстраняване на оксид: Оксидният слой се отстранява.

Премахване на оксид

Стъпка 15 - Р-тип дифузия: Подобно на n-тип дифузия за формиране на терминалите на PMOS p-тип дифузия се извършва.

P-тип дифузия

Стъпка 16 - Полагане на дебел полеви оксид: Преди оформянето на металните клеми се поставя оксид с дебело поле, за да се образува защитен слой за областите на пластината, където не се изискват клеми.

Дебел полев оксиден слой

Стъпка 17 - Метализация: Тази стъпка се използва за оформяне на метални клеми, които могат да осигурят взаимовръзки. Алуминият се разстила върху цялата вафла.

Метализация

Стъпка 18 - Отстраняване на излишния метал: Излишният метал се отстранява от вафлата.

Стъпка 19 - Формиране на терминали: В пролуките, образувани след отстраняване на излишните метални клеми, се образуват междусистемните връзки.

Формиране на терминали

“4 -канална схема на дистанционното управление ”

Стъпка 20 - Присвояване на имена на терминали: Имената се присвояват на терминалите на NMOS и PMOS транзистори .

Присвояване на имена на терминали

Създаване на CMOS с помощта на технология P well

Процесът на p-кладенец е подобен на процеса на N кладенец, с изключение на това, че тук се използва субстрат от n-тип и се извършват дифузии от p-тип. За простота обикновено се предпочита N процес на кладенеца.

Изработка на двойна тръба на CMOS

Използвайки двутръбен процес, човек може да контролира усилването на устройства от тип P и N. Различни стъпки, свързани с производство на CMOS използвайки метод с две тръби са както следва

- Взема се леко допиран субстрат от тип n или p и се използва епитаксиалният слой. Епитаксиалният слой защитава проблема с фиксирането в чипа.

- Отглеждат се силициеви слоеве с висока чистота с измерена дебелина и точна концентрация на добавки.

- Формиране на тръби за кладенец P и N.

- Тънка оксидна конструкция за защита от замърсяване по време на дифузионни процеси.

- Източникът и дренажът се формират с помощта на методи за имплантиране на йони.

- Направени са разфасовки за направа на порции за метални контакти.
- Метализацията се извършва за изтегляне на метални контакти

CMOS IC оформление

Горният изглед на към CMOS изработка и оформление е даден. Тук различни метални контакти и N дифузии на кладенци могат да се видят ясно.

CMOS IC оформление

По този начин става въпрос за всичко Техники за производство на CMOS . Нека разгледаме вафла 1 на квадрат, разделена на 400 чипа с повърхност 50 милиона на 50 мили. За производството на транзистор е необходима площ от 50 мили2. Следователно всеки IC съдържа 2 транзистора, така че има 2 x 400 = 800 транзистора, построени на всяка вафла. Ако се обработват 10 пластини всяка партида, тогава 8000 транзистора могат да бъдат произведени едновременно. Кои са различните компоненти, които сте наблюдавали на IC?